【ZiDongHua 之设计自动化收录关键词：半导体 奇捷科技 EDA 】

　　半导体设计高峰论坛 | 奇捷科技研发VP袁峰博士发表主题演讲，助力企业攻克芯片设计难题

　　2024年4月9日，由广东省半导体行业协会（GDSIA）主办的中国（深圳）半导体设计高峰论坛在深圳会展中心（福田）成功举办，本次论坛聚焦最新芯片设计思路和方法，为半导体领域互融互通提供了一个交流分享的平台，奇捷科技（Easy-Logic Technology）研发VP袁峰博士受邀参会并发表《增量式设计流程（ECO），助力企业攻克芯片设计难题》的主题演讲。

　　

　　随着数字芯片设计规格日趋复杂、市场竞争愈发激烈，芯片设计成本和流片费用随之大幅提升，Time to Market不断加快。在这种背景下，如何保证产品能够在计划的时间内完成、尽可能地降低成本与风险已经成为众多芯片设计公司的极大痛点，而这一问题则可以通过增量式设计（ECO）来解决。据袁峰博士介绍，奇捷科技在这一领域已经深耕数年，在形式验证、逻辑综合、逻辑优化、逻辑变更等多方面都有扎实的数字芯片设计前端技术积累，推出的Functional ECO工具，已经帮助众多芯片设计公司解决了设计难题。

　

　　袁峰博士演讲中提到，ECO对芯片设计企业具有极其重要的战略价值，可以有效地保障项目进度，拯救已经流片的错误芯片，并且无需重新流片即可进行升级换代，袁峰博士也分享了一些实际应用案例，在一些要做版本升级的芯片设计项目当中，手工修改解决不了，用ECO工具则有效地解决了这些问题，比如通过Metal ECO的方式，改动几根金属层的连线，从而实现新的功能，无需重新流片；在一些改动较大的项目中，如果无法通过更改金属层连线来解决，通过ECO 工具，也不需要重新组织团队重做项目，而是用pre-mask的方式快速完成迭代，帮助用户极大地降低了时间和金钱成本。

　　

　　除了上述案例中提到的通过ECO完成产品改版升级的需求，袁峰博士也表示，随着近些年用户需求不断涌现，对Functional ECO的需求也变得越来越多样化，比如在对逻辑功能进行变更的同时也要进行DFT扫描链的变更（DFT ECO）、在低功耗设计中对于功耗设计部分进行变更（UPF ECO）等等需求，Functional ECO的重要性越发凸显，奇捷科技未来也将持续深耕，完成增量式设计流程的完整工具链，帮助各芯片设计公司攻克IC设计全流程中各个阶段出现的ECO难题，也期待未来和产业界有更多的合作和交流，共同推动半导体产业的协同创新和发展。