【导读】USB和PCI-e是非常常用的用于外部和内部连接的串行通信标准，其最新版本或技术草案目前均已推出。USB 3.0推广小组于2008年11月公布3.0版本的技术规范已经完成；首台经验证的USB 3.0消费产品在2010年CES上发布。推迟到2010年底完成正式技术规范的PCI-e 3.0由于传输速率过高也给测试带来较大挑战。测试厂商Tektronix（泰克）在近日“泰克2010年秋季创新论坛”中接受EDN China采访时表示，技术指标和一致性的测试只是测试流程的必须环节之一，而更关键的功能是对测试结果的处理和分析。
一致性测试远远不够
　　“目前由于PCI-e 3.0的最终技术标准还没完成，因此测试厂商的方案还只是针对某些功能推出模块化测试产品，在规范正式定稿之前很难提供自动化的方案。但实际上相比自动化测试，客户最关心的问题是‘如果测试失败怎么办？’”， 泰克技术解决方案（HSS技术）市场经理Sarah Boen女士表示，测试仪器不能仅仅给出测试通过或失败的结果，还要能帮客户找到导致失败的原因。　　她说，目前产业链各个环节的客户很关注Tektronix PCI-e 3.0的测试产品，但其主要需求并不仅仅是能实现自动化。自动化测试已变成一个比较基本的功能，现在的主流测试仪器厂商哪个没有自动化方案？为了让产品脱颖而出，能对失败原因进行分析的调试工具才是测试设备差异化竞争的核心。同样对于USB 3.0的测试也是如此。大家通常谈到的都只是一致性测试，而客户需要验证USB 3.0设计要求的远不止于一致性或自动化测试工具。在被测器件测试失败时，工具是否能够进一步分析其导致问题的根本原因变得非常关键。
USB 3.0测试要领
　　Sarah Boen女士说，对于USB 3.0的测试方案可分为发射机和接收机两方面，前者的测试指标同PCI-e 2.0类似，包含常见的抖动和眼图等；值得指出的是随着通道中电信号的数据率越来越快，通道的损耗经常导致信号在接收端的眼图闭合。在实际的系统中，常使用均衡 (EqualizaTIon)手段补偿通道的损失，以得到“张开的眼图”。对于接收端的测试主要集中在宽容度（Tolerance）测试和扩频时钟（SSC）的噪音等；另外线缆均衡也是USB 3.0测试需要考虑的。
PCI-e 3.0测试挑战
　　PCI-e 3.0更高的传输速率导致更低的余量，就需要在发射端测试时进行“去嵌（De-embedding）”处理，以减少由夹具和线缆连接造成的信号损伤。这对测试设备本身提出了更高的要求，特别是要求更低的噪声。　　Sarah Boen女士介绍说，相较于PCI-e1.0和2.0版，PCI-e3.0的单路数据速率从5GT/s上升至8GT/s，因此测试方案的难度也有很大不同。其中“去嵌”处理环节是最大的挑战之一，需要测试厂商更多的重视，因为绝大部分噪音都产生于此，所以如何平衡噪音和采样率是PCI-e 3.0面临的主要问题之一。　　当然，对于任何数字示波器来说，采样率与内部噪声之间存在紧密关系，即采样率高、噪声低，就可使用户可以获得更大的测量余量。此外，PCI-e 3.0的测试还要求较高的动态范围，或通过控制带宽来降低噪声。总而言之，许多参数，甚至相互制约的参数，都需要调整到某个“Sweet Spot（最佳结合点）”。　　其次，由于信号从源端经过测试仪器到输出结果的一系列环节中的衰减可能比较严重，因此通过软件针对接收端进行信号放大的“预处理”，无论是USB、PCI-e还是SATA的测试都十分必要。最后，由于数据速率提高到8GT/s，其同样必须采用新的“均衡”方案以补偿信道损耗，这带来了新的发射机测量项目和一致性测试方法。均衡技术不能补偿系统中的所有抖动来源，所以PCI-e 3.0还要求采用新的抖动方法。编辑：网络转载