以电子设计自动化工具创新加速开源生态落地|英诺达亮相2025中国RISC-V生态大会
【ZiDongHua之“设计自动化”收录关键词:英诺达 EDA 电子设计自动化 】
英诺达亮相2025中国RISC-V生态大会,以EDA工具创新加速开源生态落地
2025年2月27-28日,以“共建生态·共享未来”为主题的2025中国RISC-V生态大会在北京中关村国际创新中心成功召开。本次大会由中国开放指令生态(RISC-V)联盟、中国电子工业标准化技术协会RISC-V工作委员会、北京开源芯片研究院联合主办,吸引了来自中外产学研界的700余名代表参会。

英诺达在高性能计算分论坛发表演讲,重点展示了其自主研发的EDA工具,以及EnFortius®凝锋®功耗分析工具在高性能RISC-V芯片设计中的技术突破,分享了EDA工具对生态落地的关键支撑作用。
RISC-V生态加速成型,EDA工具链价值凸显
大会聚焦RISC-V开源指令集技术的产业化机遇,各个产业链代表共同探讨生态共建路径。作为国内EDA领域创新企业,英诺达展示了其静态验证解决方案,英诺达的技术运营部总监许建国在“高性能计算”论坛作题为《EDA助力IP/SoC设计:RTL质量检查与低功耗优化解决方案》的汇报,并分享了其系列功耗检查和分析工具在香山项目中的实测成果。
香山开源高性能RISC-V处理器作为国内通用计算芯片的标杆项目,其多核架构设计对功耗控制提出了严苛要求。英诺达的系列低功耗设计EDA工具通过高精度、高效率的功耗建模能力,在以下几方面助力国产高性能RISC-V处理器突破能效瓶颈。
运行效率显著提升:ELPC低功耗设计检查工具运行效率较行业主流工具提升3-11倍,平均仅需传统方案1/5的时间完成亿级门电路静态检查,实现针对功耗bug的快速修复和迭代。
动态功耗深度优化:针对香山处理器高频场景下的毛刺功耗问题,功耗分析工具通过使用仿真波形文件进行功耗分析,可以精准识别冗余功耗热点。在多场景下,该工具帮助设计团队将无效功耗压缩52%,直接推动芯片整体能效比提升49%。
功耗估算精度提高:基于独创的波形重放(WaveformReplay)技术,EGPA在香山项目的全芯片级验证中,将门级功耗分析误差控制在4%以内。

“低功耗设计贯穿整个设计流程,而不是一个点或者一个阶段需要解决的问题,英诺达提供的低功耗解决方案是一套完整的设计流程,从RTL功耗分析、评估、优化,再到门级功耗分析、计算,最后到设计检查,我们提供了全方位的解决方案。”许建国在汇报中表示,“英诺达将持续推动国产EDA技术与开源芯片生态的深度融合,与产业链伙伴一起共同打造RISC-V的中国方案。”
参加此次大会的还有北京市网信办、市发展改革委、市科委、中关村管委会、市经济和信息化局、海淀区人民政府的相关同志。以及来自中国移动、中国电信、中国电科、阿里达摩院、中兴微电子、算能科技、奕斯伟等RISC-V产业界的代表,以及来自北大、清华、中科院等高校院所、科研机构专家参与。
关于英诺达
我要收藏
点个赞吧
评论排行