采用图像传感器的CPLD视觉系统设计方法

　　搭建一种低成本的嵌入式视觉系统，系统由CMOS图像传感器、CPLD、ARM7微处理器以及SRAM构成。其中，CPLD识别时序，解决了图像采集系统存在的严格时序同步和双CPU共享一片SRAM的总线竞争问题；用Verilog语言编写Mealy状态机控制图像数据写入SRAM，多路数据选择器实现总线切换，避免了总线冲突。图像处理算法注重效率，基于ARM实现，系统最终工作速率为25帧/s。

　　目前，关于视觉系统的研究已经成为热点，也有开发出的系统可供参考。但这些系统大多是基于PC机的，由于算法和硬件结构的复杂性而使其在小型嵌入式系统中的应用受到了限制。上述系统将图像数据采集后，视觉处理算法是在PC机上实现的。随着嵌入式微处理器技术的进步，32位ARM处理器系统拥有很高的运算速度和很强的信号处理能力，可以作为视觉系统的处理器，代替PC机来实现简单的视觉处理算法。下面介绍一种基于ARM和CPLD的嵌入式视觉系统，希望能分享嵌入式视觉开发过程中的一些经验。

1 系统方案与原理

　　在嵌入式视觉的设计中，目前主流的有以下2种方案：

方案1图像传感器+微处理器（ARM或DSP）+SRAM
方案2图像传感器+CPLD/FPGA+微处理器+SRAM

　　方案1系统结构紧凑，功耗低。在图像采集时，图像传感器输出的同步时序信号的识别需要借助ARM的中断，而中断处理时，微处理器需要完成程序跳转、保存上下文等工作[1]，降低了图像采集的速度，适合对采集速度要求不高、功耗低的场合。

　　方案2借助CPLD来识别图像传感器的同步时序信号，不必经过微处理器的中断，因而系统的采集速度提高，但CPLD的介入会使系统的功耗提高。

　　为了综合以上2种方案的优势，在硬件上采用“ARM+CPLD+图像传感器+SRAM”。该方案充分利用了CPLD的可编程性，通过软件编程来兼有方案1的优势，具体体现在以下方面：

　　① 功耗的高低可以控制。对于功耗有严格要求的场合，通过CPLD的可编程性将时序部分的接口与ARM的中断端口相连，仅仅是组合逻辑的总线相连，可以降低CPLD的功耗从而达到方案1的效果；对于采集速度要求高而功耗要求不高的情况，可以充分发挥CPLD的优势，利用组合与时序逻辑来实现图像传感器输出同步信号的识别，并将图像数据写入SRAM中。
　　② 器件的选择可以多样。在硬件设计上，所有总线均与CPLD相连；在软件设计上，不同的模块单独按功能封装。这样以CPLD为中心，系统的其他器件均可更换而无需对CPLD部分程序进行改动，有利于系统的功能升级。

　　作为本系统的一种应用，开发了视觉跟踪的程序，可以在目标和背景颜色对比强烈的情况下对物体进行跟踪。通过对CMOS摄像头采集来的数据进行实时处理，根据物体的颜色计算出被追踪物体的质心坐标。下面分别描述系统各部分的功能。

2 系统硬件

2.1 硬件组成及连接

　　系统的硬件主要有4部分：CMOS图像传感器OV6620、可编程器件CPLD、512 KB的SRAM和32位微处理器LPC2214。

　　OV6620是美国OmniVision公司生产的CMOS图像传感器，以其高性能、低功耗适合应用在嵌入式图像采集系统中，本系统图像数据的输入都是通过OV6620采集进来的；可编程器件CPLD采用Altera公司的EPM7128S，用Verilog硬件编程语言在QuartusII下编写程序；作为系统的数据缓冲，SRAM选用的是IS61LV5128，其随机访问的特性为图像处理程序提供了便利；而LPC2214在PLL（锁相环）的支持下最高可以运行在60 MHz的频率下，为图像的快速处理提供了硬件支持。

　　OV6620集成在一个板卡上，有独立的17 MHz晶振。输出3个图像同步的时序信号：像素时钟PCLK、帧同步VSYNC和行同步HREF。同时，还可以通过8位或16位的数据总线输出RGB或YCrCb格式的图像数据。

　　在硬件设计上，有2个问题需要解决：

　　① 图像采集的严格时序同步；
　　② 双CPU共享SRAM的总线仲裁。

　　解决第一个问题的关键在于如何实时、准确地读取OV6620的时序输出信号，据此将图像数据写入SRAM中。这里采用的解决方案是用CPLD来实现时序信号的识别以及图像数据的写入。CPLD在硬件上可以识别信号的边沿，速度更快，通过Verilog语言编写Mealy状态机来实现图像数据的SRAM写入，更加稳定。

免责声明：本文仅代表作者个人观点，与自动化网无关。对本文及其中内容、文字的真实性、完整性、及时性，本站不作任何保证或承诺。请读者仅供参考。