斐波那契数列、密铺问题、三角形数结合、九连环……一个个晦涩难懂地数学问题通过五彩斑斓的“积木”变得好玩、直观和立体。

2024-06-05 17:18:35

为了有力推动产学研联合的发展进程，全方位提升集成电路设计人才的培养水平，解决产业人才链条上“最后一公里”的难题

2024-06-04 16:48:34

今日，数字实现EDA先进解决方案供应商芯行纪科技有限公司（以下简称“芯行纪”）宣布，完成由祥峰投资领投的数亿元B轮融资。祥峰投资此前曾于2021年首次投资芯行纪A轮融资。

2024-05-30 10:25:10

随着芯片集成度的提高和产业需求的不断增加，芯片的设计规模不断扩大、设计复杂度日益提升，人力成本、技术需求等设计成本也节节攀升，越来越多的客户面临以下诸多难题亟需解决。

2024-05-29 17:21:41

物理设计在数字集成电路的后端设计中扮演着至关重要的角色。它将逻辑综合后的设计，即标准单元和互连的图表示，转化为由逻辑门的物理形状组成的几何表示。

2024-05-28 17:29:51

近期，全球各主要经济体纷纷在半导体产业政策方面加力。相较于此前效率优先的产业布局，供应链的独立性、多元化和安全性正在逐步成为各国半导体产业发展战略的优先考量。

2024-05-27 15:28:41

汽车的电动化、智能化、互联化和自动驾驶技术的高速发展，汽车市场正在经历高速成长和激烈的竞争。用“卷”形容这个行业再合适不过。

2024-05-27 14:58:34

高层次综合（HLS）技术正在改变设计方式。它能够将高层次语言（如C、C++、SystemC）描述的逻辑结构，转化为低抽象级语言（如Verilog、VHDL、SystemVerilog）描述的电路模型。

2024-05-24 10:46:07

2024年5月10日-5月13日，年度国际学术大会2024 International Symposium of EDA（ISEDA 2024）在西安陕西宾馆成功召开。

2024-05-22 17:29:58

高层次综合（HLS）技术正在改变设计方式。它能够将高层次语言（如C、C++、SystemC）描述的逻辑结构，转化为低抽象级语言（如Verilog、VHDL、SystemVerilog）描述的电路模型。

2024-05-22 17:26:58

5月13日，北京大学无锡EDA研究院第一届管理委员会 理事会第二次会议召开。中国科学院院士、北京大学无锡EDA研究院首席科学家黄如

2024-05-22 17:25:41

在近日举行的2023年度第二场科创板芯片设计专场集体业绩说明会上，多家上市芯片企业负责人表达对2024年市场行情的看好。

2024-05-20 13:44:15

在大模型席卷一切、赋能百业的浪潮里，“码农”也没能独善其身。各种代码自动生成的大模型，似乎描绘了一个人人都能像资深工程师一样写代码的美好未来。

2024-05-17 16:38:47

近日，上海合见工业软件集团有限公司（简称“合见工软”）与上海索辰信息科技股份有限公司（简称“索辰科技”股票代码“688507”）联合宣布，将携手共建集成化的电子产品EDA&CAE协同解决方案。

2024-05-16 17:42:56

2024年5月13日，ISEDA 2024国际电子设计自动化大会在古城西安圆满结束。此次盛会是国内首个专注于EDA领域的国际级会议

2024-05-15 17:29:11

5月13日，北京大学无锡EDA研究院第一届管理委员会 理事会第二次会议召开。中国科学院院士、北京大学无锡EDA研究院首席科学家黄如，无锡高新区党工委书记、新吴区委书记崔荣国分别讲话，并进行交流会谈。

2024-05-15 17:27:45

由EDA开放创新合作机制（EDA²）和中国电子学会电子设计自动化专委会共同主办，西安电子科技大学、北京大学、东南大学以及清华大学协办，IEEE CEDA、ACM SIGDA、国家自然科学基金委员会信息科学部

2024-05-13 13:17:16

创新的Veloce CS架构整合了硬件加速仿真、企业原型验证和软件原型验证，将验证和确认周期加快10倍，整体成本降低5倍

2024-05-08 17:33:48

2024年4月26日，第十七届中国电子信息年会在宁波隆重开幕。在当天上午举办的“集成电路开放可控发展”专题论坛中

2024-04-30 15:06:35

4月25日，由华为技术有限公司主办，江苏鲲鹏·昇腾生态创新中心承办的2024鲲鹏开发者创享日·江苏站圆满举办。

2024-04-30 14:59:23